AMD CTO spricht über Chiplet: Die Ära der photoelektrischen Co-Versiegelung naht

Führungskräfte des AMD-Chipunternehmens sagten, dass zukünftige AMD-Prozessoren möglicherweise mit domänenspezifischen Beschleunigern ausgestattet sein könnten und einige Beschleuniger sogar von Dritten entwickelt würden.

Senior Vice President Sam Naffziger sprach in einem am Mittwoch veröffentlichten Video mit AMD Chief Technology Officer Mark Papermaster und betonte die Bedeutung der Standardisierung kleiner Chips.

„Domänenspezifische Beschleuniger sind der beste Weg, um die beste Leistung pro Dollar und Watt zu erzielen.Daher ist es für den Fortschritt unbedingt notwendig.„Man kann es sich nicht leisten, für jeden Bereich spezifische Produkte herzustellen, also können wir ein kleines Chip-Ökosystem aufbauen – im Wesentlichen eine Bibliothek“, erklärte Naffziger.

Er bezog sich auf Universal Chiplet Interconnect Express (UCIe), einen offenen Standard für die Chiplet-Kommunikation, den es seit seiner Einführung Anfang 2022 gibt. Er hat auch bei großen Branchenakteuren wie AMD, Arm, Intel und Nvidia breite Unterstützung gefunden wie viele andere kleinere Marken.

Seit der Einführung der ersten Generation der Ryzen- und Epyc-Prozessoren im Jahr 2017 ist AMD führend in der Architektur kleiner Chips.Seitdem ist die Bibliothek kleiner Chips von House of Zen um mehrere Rechen-, I/O- und Grafikchips gewachsen, die in seinen Verbraucher- und Rechenzentrumsprozessoren kombiniert und gekapselt wurden.

Ein Beispiel für diesen Ansatz findet sich in der Instinct MI300A APU von AMD, die im Dezember 2023 auf den Markt kam und mit 13 einzelnen kleinen Chips (vier I/O-Chips, sechs GPU-Chips und drei CPU-Chips) und acht HBM3-Speicherstapeln ausgestattet ist.

Naffziger sagte, dass Standards wie UCIe in Zukunft ermöglichen könnten, dass kleine, von Dritten gebaute Chips ihren Weg in AMD-Pakete finden.Er erwähnte, dass die photonische Siliziumverbindung – eine Technologie, die Bandbreitenengpässe lindern könnte – das Potenzial habe, kleine Chips von Drittanbietern in AMD-Produkte zu integrieren.

Naffziger glaubt, dass die Technologie ohne die Verbindung von Chips mit geringem Stromverbrauch nicht realisierbar ist.

„Der Grund, warum Sie sich für optische Konnektivität entscheiden, ist, dass Sie eine große Bandbreite wünschen“, erklärt er.Um das zu erreichen, braucht man also eine geringe Energie pro Bit, und ein kleiner Chip in einem Gehäuse ist der Weg, um die Schnittstelle mit der niedrigsten Energie zu erhalten.“Er fügte hinzu, dass seiner Meinung nach die Umstellung auf Co-Packaging-Optiken „kommen“ werde.

Zu diesem Zweck bringen mehrere Siliziumphotonik-Startups bereits Produkte auf den Markt, die genau das können.Ayar Labs hat beispielsweise einen UCIe-kompatiblen photonischen Chip entwickelt, der in einen Prototyp eines Grafikanalysebeschleunigers integriert wurde, den Intel letztes Jahr gebaut hat.

Ob kleine Chips von Drittanbietern (Photonik oder andere Technologien) ihren Weg in AMD-Produkte finden, bleibt abzuwarten.Wie wir bereits berichtet haben, ist die Standardisierung nur eine der vielen Herausforderungen, die es zu bewältigen gilt, um heterogene Multi-Chip-Chips zu ermöglichen.Wir haben AMD um weitere Informationen zu ihrer Small-Chip-Strategie gebeten und werden Sie informieren, wenn wir eine Antwort erhalten.

AMD hat seine kleinen Chips zuvor an konkurrierende Chiphersteller geliefert.Die 2017 eingeführte Kaby-Lake-G-Komponente von Intel nutzt den Chipzilla-Kern der 8. Generation zusammen mit AMDs RX-Vega-GPU.Das Teil ist kürzlich wieder auf dem NAS-Board von Topton aufgetaucht.